TPIC6B595N POWER SHIFT REGISTER

Description

Le TPIC6B595N est un registre à décalage logique monolithique haute tension 8 bits conçu pour une utilisation dans des systèmes qui nécessitent une puissance de charge relativement élevée. L'appareil contient une pince de tension intégrée sur les sorties pour une protection contre les transitoires inductifs. Les applications de commande de puissance comprennent des relais, des solénoïdes et d'autres charges à courant moyen ou haute tension. Cet appareil contient un registre à décalage à entrée série et parallèle à 8 bits qui alimente un registre de stockage de type D à 8 bits. Les transferts de données à travers les registres à décalage et de stockage sur le front montant de l'horloge de registre à décalage (SRCK) et de l'horloge de registre (RCK), respectivement. Le registre de stockage transfère les données vers le tampon de sortie lorsque l'effacement du registre à décalage (SRCLR) \ est élevé. Lorsque SRCLR \ est bas, le registre à décalage d'entrée est effacé. Les sorties sont basses, Transistors DMOS à drain ouvert avec des puissances nominales de sortie de 50 V et une capacité de courant continu de 150 mA. Chaque sortie fournit une limite de courant typique de 500 mA à TC = 25 ° C.

RDS faible (ON) (5R typique)

30mJ d'énergie avalanche

Huit sorties transistor DMOS de puissance ou courant continu 150mA

Tension de serrage de sortie 50 V

L'appareil est en cascade

Faible consommation d'énergie